[MuIIIeHb]

Diseased Head
Хотел дословный перевод, так чем возмущаешься? Это совершенно излишне, инструкция написана с расчётом на то, что её будут читать и те, кто не понимает в компьютерах. Если тебе будет понятней, то смысл фразы таков, что нифига у вас не будет Dual Channel, если поставите 3 модуля, ибо работает при чётном числе.

[ShellL]

2goodgod
- выпиши полностью наименование всех 3х планок, с указанием всех чисел буковок в наименовании
- DDR400 для DS поднимется только на 1,2 разьемах
если устанавливаешь на 1 и 3 - то только 333

[foxbat]

подскажите как узнать, 2 ух канал. работает или нет ? где смотерть

[MuIIIeHb]

Призагрузке пишется после тестирования памяти (либо Dual Channel, либо Single Channel).

[goodgod]

Memory type: DDR SDRAM
Error correction: NONE
Voltage interface level: SSTL (2.5V)
Data width: 64 bits
Number of physical banks: 2 (double sided)
Number of logical banks: 4
Number of row addresses: 13 13
Number of col addresses: 11 11
Bank density: 512 512 MB
Primary RAM Width: 8 8 bits
Error checking RAM Width: 0 0 bits
Module density: 1024 MB
Refresh rate: 7812.500 us
Self-refresh: Да
Burst lengths supported: 2 4 8
CAS 2.0:
Cycle time (tCYC) = 7.500 ns fMax = 133.333 Mhz
Access time (tAC) = 0.750 ns fMax = 1333.333 MHz
CAS 2.5:
Cycle time (tCYC) = 6.000 ns fMax = 166.667 Mhz
Access time (tAC) = 0.700 ns fMax = 1428.571 MHz
CAS 3.0:
Cycle time (tCYC) = 5.000 ns fMax = 200.000 Mhz
Access time (tAC) = 0.700 ns fMax = 1428.571 MHz
CS supported: 0.0 clocks
WE supported: 1.0 clocks
Min delay, Bk/Bk random cols: 1 clocks
Min row precharge time (tRP): 15.000 ns
Min row active delay (tRRD): 10.000 ns
Min RAS to CAS delay (tRCD): 15.000 ns
Min Actv to precharge (tRAS): 40.000 ns
Addr/Cmd setup time: 0.600 ns
Addr/Cmd hold time: 0.600 ns
Data setup time: 0.400 ns
Data hold time: 0.400 ns
Buffered address & Control Да
Registered address & Control Да
On-card PLL: Нет
FET switch on-card enable: Нет
FET switch external enable: Нет
Differential clock input: Да
Includes weak driver: Нет
Includes QFC output: Нет
Lower Vdd tolerence: 0.2 V
Upper Vdd tolerence: 0.2 V
Manufacturer's JEDEC ID code: 00000000 000000ad
Module manufacturing location: 1 (manufacture dependant)
Module part number: HYMD512 646CP8JD43
Module revision code: 16705 (manufacture dependant)
Module manufacturing date: Wk 71 of 2006
Module serial number: 3641ff04
SPD revision: 0.0




Module part number: HYMD512 646CP8JD43
Module revision code: 16705 (manufacture dependant)
Module manufacturing date: Wk 71 of 2006
Module serial number: 3641ff04
SPD revision: 0.0
__________________________________________________________________

Memory type: DDR SDRAM
Error correction: NONE
Voltage interface level: SSTL (2.5V)
Data width: 64 bits
Number of physical banks: 2 (double sided)
Number of logical banks: 4
Number of row addresses: 13 13
Number of col addresses: 11 11
Bank density: 512 512 MB
Primary RAM Width: 8 8 bits
Error checking RAM Width: 0 0 bits
Module density: 1024 MB
Refresh rate: 7812.500 us
Self-refresh: Да
Burst lengths supported: 2 4 8
CAS 2.0:
Cycle time (tCYC) = 7.500 ns fMax = 133.333 Mhz
Access time (tAC) = 0.750 ns fMax = 1333.333 MHz
CAS 2.5:
Cycle time (tCYC) = 6.000 ns fMax = 166.667 Mhz
Access time (tAC) = 0.700 ns fMax = 1428.571 MHz
CAS 3.0:
Cycle time (tCYC) = 5.000 ns fMax = 200.000 Mhz
Access time (tAC) = 0.700 ns fMax = 1428.571 MHz
CS supported: 0.0 clocks
WE supported: 1.0 clocks
Min delay, Bk/Bk random cols: 1 clocks
Min row precharge time (tRP): 15.000 ns
Min row active delay (tRRD): 10.000 ns
Min RAS to CAS delay (tRCD): 15.000 ns
Min Actv to precharge (tRAS): 40.000 ns
Addr/Cmd setup time: 0.600 ns
Addr/Cmd hold time: 0.600 ns
Data setup time: 0.400 ns
Data hold time: 0.400 ns
Buffered address & Control Да
Registered address & Control Да
On-card PLL: Нет
FET switch on-card enable: Нет
FET switch external enable: Нет
Differential clock input: Да
Includes weak driver: Нет
Includes QFC output: Нет
Lower Vdd tolerence: 0.2 V
Upper Vdd tolerence: 0.2 V
Manufacturer's JEDEC ID code: 00000000 000000ad
Module manufacturing location: 1 (manufacture dependant)
Module part number: HYMD512 646CP8JD43
Module revision code: 16705 (manufacture dependant)
Module manufacturing date: Wk 71 of 2006
Module serial number: 0662ffff
SPD revision: 0.0



Module part number: HYMD512 646CP8JD43
Module revision code: 16705 (manufacture dependant)
Module manufacturing date: Wk 71 of 2006
Module serial number: 0662ffff

[SanCho]

подскажите как узнать, 2 ух канал. работает или нет ?

CPU-Z в моей подписи. Раздел memory.

[foxbat]

Призагрузке пишется после тестирования памяти (либо Dual Channel, либо Single Channel).

я не успеваю посмотреть, даже кнопку "брик" нажать не успеваю

Санчо, спасибо ! прога эта сказал что сингл... обидно, а должно быть дубль......

-дописываю-
а ещё эта прога показывает что ОЗУ работает на 201МГц, а в биосе вроде 400 стоит...
В загрузочном экране при тесте памяти ничего не написалось, только объём и ОК......

З.Ы. всётаки как можно загрузочный экран заморозить ?
подскажите....


мама АСУС А8N-SLI, память - CORSAIR 512 VALUESELECT (одна плата куплена годом раньше)...

[ShellL]

странно абсолютно одинаковые планки - отличия только в порядковом номере
double sided - как я понимаю двухсторонние
значит на 400 будут работать в 1 и 2 разьемах как Single Channel
на 333 - в 1 и 3 - как double

[foxbat]

А по поводу моей проблемы не пожите ?

[ShellL]

2foxbat - нажми при тестировании POST Pause/Breake
нажатие на любую клавишу - снятие с паузы