Цитата:
|
Так как регистры стали 64 разрядными , то шина данных стала тогда 128 разрядной
|
Шина данных не стала 128 разрядной.Так как контроллер памяти остался 64 разрядный интерфейс системной памяти то же 64 разрядной.
Пример если работает одна планка и она адресует только за один раз 64 разряда , контроллер памяти то же 64 разрядный , теперь включаем 2-х канальный режим и так как все равно по одной шине или образно говоря "дороге" ширино 64 разряда ( 8 байт) не сможет параллельно придти к контроллеру памяти сразу 64 + 64 разряда , и проходят они через контроллер один за другим но с небольшим опозданием но меньшим как если бы попеременно работали одна планка за другой.
Может так?
